Avanceret
PCB Layout

0. Indledning: PCB layout med KiCad og LibrePCB

Moderne elektronikudvikling handler i dag om langt mere end blot at forbinde komponenter med kobberbaner. I takt med at clock-frekvenser stiger, signalflanker bliver stejlere, og komponenter skrumper, transformeres printkortet (PCB'et) fra at være en passiv platform til at være en aktiv, elektrisk komponent i sig selv. Mangelfuldt layoutarbejde resulterer uundgåeligt i signalforringelse, termiske problemer og svigtende EMC-tests.

Hos JEP-Electronics baserer vi vores daglige udvikling på en dyb helhedsforståelse af hardwarens fysiske rammer. Til dette formål anvender vi primært to af markedets stærkeste open-source EDA-værktøjer (Electronic Design Automation):

• KiCad: Branchens absolutte sværvægter inden for open-source printlayout. Med sin kraftfulde push-and-shove router, avancerede indbyggede SPICE-simulation (ngspice) og ekstremt fleksible regelstyring (Design Rules), er det vores primære værktøj til alt fra simple tolags-print til komplekse multilags high-speed designs.
• LibrePCB: Et innovativt og modulært EDA-værktøj, som udmærker sig ved sin unikke og klippesolide arkitektur til komponenthåndtering. Hvor traditionelle CAD-værktøjer ofte lider under ødelagte biblioteks-links, sikrer LibrePCB via sit unikke UUID-baserede økosystem, at komponenter, symboler og footprints altid forbliver synkroniserede og parate til produktion.

Denne guide fører dig igennem de mest avancerede teknikker inden for professionelt printdesign, så du kan minimere dine udviklingsiterationer og opnå succes i første hug.

1. Introduktion til Professionelt Printdesign

Designfilosofi: Balance mellem funktionalitet, signalintegritet og produktionspris

Et succesfuldt printdesign er altid et kompromis mellem tre modstridende faktorer:

• Funktionalitet: At kredsløbet leverer den ønskede elektriske ydeevne, overholder strømkrav og passer i det tiltænkte mekaniske kabinet.
• Signalintegritet (SI): At signaler bevæger sig fra A til B uden forvrængning, refleksioner eller opsamling af ekstern støj. Jo højere frekvenser, desto mere fokus kræver dette punkt.
• Produktionspris: At printet kan fremstilles og bestykkes så billigt som muligt. Valg af unødvendigt små sporvidder, for mange lag, eller ekstremt tætte tolerancer kan eksponentielt øge produktionsomkostningerne.

Den professionelle layout-ingeniørs opgave er ikke at lave det "perfekte" printkort uden hensyn til økonomi, men at designe et print, der præcis opfylder de tekniske krav til den lavest mulige styklistepris (BOM-pris).

DFM & DFA: Design for Manufacturing og Design for Assembly i moderne produktion

Når dit design forlader CAD-computeren, skal det kunne produceres maskinelt uden fejl. Her introduceres to kritiske begreber:

DFM (Design for Manufacturing):

Handler om selve printkortfremstillingen (ætsning, boring, plettering). Du skal designe ud fra din valgte printproducents (f.eks. JLCPCB, Eurocircuits etc.) specifikke tolerancer.

• Minimum banebredde/afstand (Track/Clearance): Typisk 0.127 mm (5 mil) for standardproduktion. Går man under dette, stiger prisen markant.
• Boringer (Annular Ring): Kobberringen omkring et borehul skal være stor nok til at kompensere for fabrikkens mekaniske boretolerancer, så hullet ikke bryder ud af kobberet.

DFA (Design for Assembly):

Handler om processen, hvor komponenterne loddes på printet (pasta-print, pick-and-place, reflow-ovn).

• Komponentafstand: Sørg for tilstrækkelig plads mellem komponenter, så monteringsmaskinens gribearme kan placere dem, og så inspektionsudstyr (AOI) kan se lodningerne.
• loddestopdæmning: Sikr, at der altid er en stribe loddemaske (typisk min. 0.1 mm) mellem to tætsiddende pads (f.eks. på en QFN- eller SOIC-kreds) for at forhindre, at tinnet flyder sammen og danner kortslutninger (solder bridges) under reflow-lodningen.

Komponentvalg: Håndtering af footprint-tolerancer og termiske egenskaber

Inden layoutet påbegyndes, skal komponenternes fysiske huse (footprints) analyseres nøje:

• Footprint-tolerancer (IPC-7351): Komponentfabrikanter opgiver altid dimensioner med tolerancer (f.eks. \(\pm0.1\text{ mm}\)). For professionelt design anvendes IPC-standardens tre densitetsniveauer for pads:
  • Komponenttæthed A: Store pads til robust bølge- eller håndlodning (maksimalt loddetin-flet).
  • Komponenttæthed B: Standard til reflow-lodning (god balance mellem loddestyrke og plads).
  • Komponenttæthed C: Meget små pads til ultra-kompakte designs (f.eks. smartphones), som kræver ekstremt præcis produktion.

Termiske egenskaber:

Elektronik afgiver varme, og printkortet fungerer ofte som den primære køleprofil.

• Kølepads / Termiske pads: Mange IC'er (f.eks. buck-regulatorer og mosfets) har en stor metalside i bunden. Denne skal forbindes til store kobberområder (ofte stel/ground) via en matrix af små, gennemborede thermal vias, som leder varmen væk fra chippen og ud i de indre kobberlag.
• Termisk aflastning: Når mindre komponenter (f.eks. en 0805 modstand) forbindes direkte til en stor stelflade, må de ikke forbindes med massivt kobber på alle sider. Gør man det, vil stelfladen suge varmen ud af loddekolben eller reflow-ovnen så hurtigt, at tinnet ikke smelter ordentligt. Det resulterer i kolde lodninger eller "tombstoning" (hvor komponenten rejser sig på højkant under lodning). Løsningen er at bruge thermal relief-forbindelser (kobber-eger), som begrænser varmestrømmen under lodningen.

3. Multilayer stackup & power integrity

Når et design bevæger sig ud over 2 lag, handler det sjældent om blot at have plads til flere baner. Et gennemtænkt multilags-design (Multilayer Stackup) er det mest effektive værktøj til at kontrollere impedans, eliminere støj og sikre stabil strømforsyning til hurtige komponenter.

Lag-konfiguration: Valg af det rette antal lag (4, 6, 8+ lag) ud fra signal- og støjforhold

Valget af stackup (lag-opbygning) bestemmer fundamentalt printets elektriske egenskaber. En gylden regel i professionelt layout er, at en stackup altid skal være symmetrisk omkring midteraksen for at forhindre, at printet slår sig eller vrider sig (warping) under reflow-lodningen.

4-lags print (Standard højhastigheds-baseline):

Det absolutte minimum for designs med kontrolleret impedans eller moderate clockfrekvenser. En typisk og effektiv konfiguration er:

• Top (Signal / Komponenter)
• Inner 1 (GND - Ubrudt stelflade)
• Inner 2 (Power / Signal)
• Bottom (Signal / Komponenter)

Fordel: Hvert signallag har en direkte reference til en stelflade lige under eller over sig.

6-lags print (Høj signalintegritet):

Giver mulighed for at isolere følsomme analoge eller hurtige digitale signaler fuldstændigt. En klassisk high-performance stackup:

• Top (Signal)
• Inner 1 (GND)
• Inner 2 (Signal - beskyttet internt lag)
• Inner 3 (Power)
• Inner 4 (GND)
• Bottom (Signal)

Fordel: Inner 2 er fuldstændig afskærmet mod ekstern elektromagnetisk støj (EMI) af de to omkringliggende planer (Inner 1 og Inner 3).

8+ lag (HDI / High-Density Interconnect):

Anvendes ved tætte BGA-huse (f.eks. FPGA'er eller DDR-hukommelsesbusser), hvor antallet af signalveje og kravet til adskilte spændingsdomæner eksploderer.

Power & Ground Planes: Strategisk placering af ubrudte stelflader

En af de største fejl i avancerede layouts er at bryde stelfladen (GND-planet). Højfrekvente returstrømme følger altid den vej, hvor den induktive modstand er mindst – hvilket betyder, at returstrømmen i stelfladen vil løbe direkte under signalbanen.

[Signalbane på Toplag]   -------------------------> (Strøm frem)
==================================================  [Isolering / Prepreg]
[GND-plan på Inner 1]    <------------------------- (Returstrøm direkte under)

• Ubrudte planer: Sørg for, at dine primære GND-planer er fuldstændig massive og fri for slidser (slots). Hvis en returstrøm møder en slids i stelplanet, tvinges den til at løbe uden om slidsen. Dette skaber en stor strømsløjfe (loop area), som fungerer som en effektiv antenne, der både modtager og udsender radiostøj (EMI-svigt).
• Plan-kobling: Ved at placere et Power-plan (strøm) direkte over eller under et GND-plan med den mindst mulige isolationsafstand (f.eks. 0.1 mm prepreg), opnår man en indbygget, højeffektiv inter-planar kapacitet. Denne kapacitet fungerer som en fremragende højfrekvent afkoblingskondensator over hele printets areal.

PDN-optimering: Power Delivery Network og korrekt dimensionering af banebredder til høje strømme

Et Power Delivery Network (PDN) er hele det netværk, der transporterer strøm fra strømforsyningen (f.eks. en DC/DC buck-regulator) hen til forbrugerne (IC'erne). Målet er at minimere DC-spændingsfaldet (IR-drop) og holde PDN'ets impedans lav på tværs af alle frekvenser.

• IR-drop og strømtæhed: Kobberbaner har modstand. Ved høje strømme (f.eks. 5A til en processor-kerne) vil en for tynd bane medføre et mærkbart spændingsfald og voldsom varmeudvikling.
• Dimensionering via IPC-2152: Brug altid en indbygget beregner i KiCad (PCB Calculator) baseret på IPC-2152 standarden til at bestemme den nødvendige banebredde. En tommelfingerregel for 35 µm (\(1\text{ oz}\)) standard kobbertykkelse på de ydre lag er en temperaturstigning på maksimalt \[10^{\circ }\text{C}\]. Ved høje strømme bør man dedikere hele kobber-polygoner (Copper Pour) i stedet for enkelte baner.

Afkoblingstopologi: Optimering af loop-induktans for afkoblingskondensatorer

Når en mikrocontroller skifter tilstand på sine digitale udgange, trækker den ultrahurtige strøm-peaks fra strømforsyningen. Hvis strømmen skal hentes hele vejen fra spændingsregulatoren, vil banens induktans begrænse strømtilførslen, og spændingen ved chippen vil dykke. Her hjælper afkoblingskondensatorer (decoupling capacitors) – men kun hvis de placeres rigtigt.

• Loop-induktans er fjenden: Det er ikke kondensatorens interne modstand, der begrænser dens ydeevne ved høje frekvenser, men derimod loop-induktansen i de baner og vias, der forbinder den til IC'ens ben.
• Korrekt routing-topologi: Kondensatoren skal placeres så tæt på IC'ens strøm-ben (VCC) som fysisk muligt. Strømmen skal tvinges forbi kondensatorens pads, før den rammer chippen.

DÅRLIG STIL (Høj induktans):
VCC-plan ----(Via)----+------------------------> IC VCC-ben
                      |
                 [Kondensator]
                      |
GND-plan ----(Via)----+

GOD STIL (Minimal induktans / Lav-induktiv via-placering):
VCC-plan ----(Via)--> [Kondensator Pad 1] ------> IC VCC-ben
GND-plan ----(Via)--> [Kondensator Pad 2] ------> IC GND-ben

Via-placering: Placer vias til strøm- og stelplanerne umiddelbart ved siden af eller direkte i kondensatorens pads (Via-in-Pad, hvis fabrikken understøtter det med via-filling). Jo tættere sporet til vian er på pad'en, desto mindre er induktansen, og desto mere effektivt kan kondensatoren levere den nødvendige energi i nanosekund-skalaen.

4. Impedansforhold & transmissionslinjer

Når signalers stigetid (rise time) er kortere end den tid, det tager for signalet at rejse frem og tilbage ad kobberbanen, ophører banen med at opføre sig som en simpel leder. Den bliver i stedet til en transmissionslinje. Hvis impedansen ændrer sig undervejs, vil signalet reflektere, hvilket fører til datakorruption og radiostøj.

Kontrolleret impedans: Beregning af Microstrip, Stripline og Coplanar Waveguides

For at opnå en forudsigelig elektrisk bølgeleder skal banens geometri tilpasses præcist til printkortets lagopbygning (stackup). De tre mest anvendte topologier er:

• Microstrip (Ydre lag): Banen løber på top- eller bundlaget med et ubrudt referenceplan (typisk GND) direkte under sig. Den er nem at rute og fejlfinde, men er sårbar over for ekstern EMI.
• Stripline (Indre lag): Banen er indlejret i et indre lag, fuldstændig omgivet af isolationsmateriale (dielektrikum) og placeret symmetrisk mellem to referenceplaner. Dette giver maksimal afskærmning.
• Coplanar Waveguide - CPW (Med stel på samme lag): En bane, der på begge sider flankeres af kobberflader forbundet til stel. CPW er særligt udbredt i RF-design, da det minimerer strømfeltets spredning.

Beregningen af sporvidden (\[W\]) for at ramme f.eks. \(50\ \Omega\) eller \(90\ \Omega\) afhænger af banens tykkelse (\[T\]), afstanden til referenceplanet (\[H\]) samt materialets elektriske egenskaber. KiCad har en indbygget "PCB Calculator", hvor du indtaster disse parametre for øjeblikkeligt at få den korrekte sporvidde i forhold til din producents specifikationer.

Dielektriske konstanter: Forståelse af FR4, Rogers og præcisionen i prepreg-materialer

Kernen i enhver impedansberegning er materialets dielektriske konstant (relativ permittivitet, \[\varepsilon _{r}\]) samt tabsfaktoren (dissipation factor, \(\tan\delta\)).

• FR4 (Standardmaterialet): En glastrådsforstærket epoxy-laminat. FR4 er billigt og glimrende til digitale signaler op til ca. \(1\text{ GHz}\) til \(2\text{ GHz}\). Dog har FR4 en variabel \[\varepsilon _{r}\] (typisk mellem \[4.2\] og \[4.7\] afhængigt af frekvensen og forholdet mellem glas og epoxy), hvilket gør det uegnet til ultra-præcise højfrekvenskredsløb.
• Rogers (RF-materialer): Keramiske laminater (f.eks. Rogers RO4003C) med en ekstremt stabil og præcis \[\varepsilon _{r}\] (f.eks. \(3.38 \pm 0.05\)) og et meget lavt signal-tab ved høje frekvenser (\(>10\text{ GHz}\)). De er væsentligt dyrere, men nødvendige til radar, 5G og avancerede mikrobølgesystemer.
• Prepreg og Core: Et multilagsprint består af færdigbagte kerner (Core) og semi-hærdede isolationslag (Prepreg), der presses sammen under høj varme. Under presningen flyder epoxyen en smule ud. Derfor skal man altid indhente den færdigpressede "Nominal Thickness" fra printproducenten, før man låser sine impedansberegninger.

Differential Pairs: Routing af symmetriske differentielle signaler

Højhastighedsprotokoller som USB (\(90\ \Omega\)), Ethernet (\(100\ \Omega\)) og LVDS (\(100\ \Omega\)) benytter to komplementære baner (D+ og D-), hvor signalet aflæses som spændingsforskellen mellem dem. Dette eliminerer ekstern støj, da støjen vil koble sig ligeligt på begge baner (common-mode støj) og blive frasorteret i modtageren.

Forudsætningen for et velfungerende differentielt par er streng symmetri:

• Kobling: Banerne skal rutes tæt sammen med en konstant indbygget afstand (\[S\]), så de parres elektromagnetisk.
• Længdematchning (Skew): De to baner skal være nøjagtigt lige lange. Hvis den ene bane er længere end den anden, ankommer signalerne asynkront. KiCad har et dedikeret værktøj til differentiel routing, som automatisk indskyder små "meanders" (bølger på banen) for at udligne længdeforskelle ned til under \(0.1\text{ mm}\).
• Undgå forhindringer: Rute aldrig et differentielt par hen over huller, udskæringer eller split-linjer i referenceplanet under dem. Det ødelægger øjeblikkeligt deres differentielle impedans.

Terminering: Serie- og parallelterminering til eliminering af signalrefleksioner

Når en elektrisk bølge rammer enden af en transmissionslinje (f.eks. en IC's input-ben), vil der opstå en refleksion, hvis input-impedansen ikke matcher linjens impedans (\[Z_{0}\]). Refleksionerne viser sig som "ringing" (oversving og undersving på signalflankerne), hvilket kan snyde modtageren til at registrere falske clock-pulser. For at forhindre dette anvendes terminering:

SERIETERMINERING (Source Termination):
[Driver] ---> [ Rs ] ============================> [Modtager (Høj impedans)]
                     (Transmissionslinje Z0)

PARALLELTERMINERING (End Termination):
[Driver] ========================================+---> [Modtager]
                     (Transmissionslinje Z0)     |
                                              [ Rt ]
                                                 |
                                               [GND]

• Serieterminering (\[R_{s}\]): En modstand placeres helt tæt på kilden (Driver). Modstandens værdi vælges således, at dens modstand lagt sammen med driverens interne udgangsmodstand svarer nøjagtigt til banens impedans (\(R_{driver} + R_s = Z_0\)). Refleksionen, der kommer retur fra modtageren, bliver derved fuldstændig absorberet ved kilden. Dette er den mest strømbesparende metode til digitale busser (f.eks. SPI eller tidlige DDR-generationer).
• Parallelterminering (\[R_{t}\]): En modstand placeres helt ude for enden af linjen, umiddelbart før modtageren, og forbindes til GND eller en referencespænding. Modstandens værdi skal svare præcist til banens impedans (\(R_t = Z_0\)). Den indkommende bølge ser ingen impedansændring og absorberes med det samme. Denne metode giver et meget rent signal, men trækker et konstant DC-strømforbrug, når signalet er højt.

6. EMC/EMI og støjreduktion

At opnå EMC-overensstemmelse (Electromagnetic Compatibility) er ofte den største barriere for at få et elektronikprodukt godkendt til markedet. Elektromagnetisk interferens (EMI) opstår, når uønsket højfrekvent energi enten udstråles gennem luften (radiated emissions) eller ledes tilbage i kablerne (conducted emissions). Ved at integrere støjreduktion direkte i dit PCB layout kan du eliminere problemerne ved kilden.

Returveje (Return Paths): Identifikation og minimering af strømsløjfer (loop areas)

Den absolut vigtigste grundregel inden for avanceret printdesign lyder: Al strøm løber i lukkede kredsløb og skal vende tilbage til sin kilde. Hvor DC-strøm altid følger vejen med den mindste resistive modstand (den korteste luftlinje), følger AC- og højfrekvente signaler altid vejen med den mindste induktive modstand. Det betyder, at returstrømmen i det underliggende stelplan vil søge at løbe direkte under signalbanen for at minimere det elektromagnetiske felt mellem frem- og returleder.

DÅRLIG RETURVEJ (Stor strømsløjfe / Høj EMI):
Toplag:     [Kilde] ─────────────────┐ ┌──────────────────> [Modtager]
                                     │ │ (Signal rutes udenom et hul)
Stelplan:   [GND] ─────────┐         │ │          ┌───────> [GND]
                           └─► Hole/Slit in GND ──┘
                           (Returstrøm tvinges udenom og skaber stor antenne-sløjfe)

GOD RETURVEJ (Minimal strømsløjfe / Lav EMI):
Toplag:     [Kilde] ──────────────────────────────────────> [Modtager]
Stelplan:   [GND] ────────────────────────────────────────> [GND]
            (Ubrudt stelplan tillader returstrømmen at spejle signalet direkte under)

• Minimer strømsløjfen (Loop Area): Hvis en signalbane rutes hen over en spalte, en udskæring eller en tæt række af vias i stelplanet, tvinges returstrømmen til at løbe udenom forhindringen. Det skaber en stor strømsløjfe, hvilket øger banens induktans markant. En stor strømsløjfe fungerer som en effektiv rammeantenne, der både udsender kraftig radiostøj og opfanger ekstern støj.
• Designregel: Hold altid øje med dit referenceplan i KiCad eller LibrePCB. Rute aldrig hurtige signaler (clock-signaler, databusser, PWM) hen over huller eller opdelinger i det tilhørende stelplan.

Stitch-vias: Sammenkobling af stelflader for at forhindre resonans

Når du designer multilags-print, vil du ofte have stelflader (GND) på flere forskellige lag. Hvis disse flader kun er forbundet i den ene ende af printet, kan de begynde at opføre sig som en patch-antenne eller en strukturel bølgeleder, der går i resonans ved specifikke højfrekvente støjkomponenter.

• GND Stitching: For at skabe et solidt, ensartet potentiale på tværs af hele printet skal du placere en matrix af stitch-vias (stel-vias), der syr stelfladerne sammen på tværs af lagene.
• Placering: Stitch-vias bør placeres strategisk ved:
  • Kanterne af printet: Placer en række af vias langs hele printets ydre kant med en afstand på ca. \(\lambda/20\) for at indkapsle den støj, der ellers ville stråle ud af printets sider (en teknik kaldet 20H-reglen).
  • Ved lagskift: Hvis en signalbane skifter fra top- til bundlaget, skal der placeres en stitch-via umiddelbart ved siden af signal-vian. Derved kan returstrømmen også fejlfrit skifte referenceplan uden at skulle lede efter en vej udenom.

Split Planes: Sikker håndtering af adskilte analoge og digitale stelflader

I blandede kredsløb (Mixed-Signal Designs) med både følsom analog elektronik (f.eks. mikrovolt-målinger) og støjende digital elektronik (f.eks. en mikrocontroller med høje clock-frekvenser) har man historisk set ofte splittet stelfladen fuldstændigt op i AGND og DGND for at beskytte det analoge signal. Dette kan dog være en farlig strategi i moderne højhastigheds-layout.

• Faren ved split planes: Hvis et digitalt signal ved en fejl krydser splittet mellem det digitale og analoge stelplan, vil returstrømmen ikke kunne krydse spalten. Den vil i stedet løbe en enorm omvej, hvilket ødelægger signalintegriteten og skaber massiv EMI.
• Den moderne løsning (Stjerne-stel eller single plane): I stedet for fysisk at splitte stelplanet ad med en spalte, er det i dag bedste praksis at bruge et ubrudt, fælles stelplan, men holde komponenterne geografisk adskilt.
  • Placer alle digitale komponenter i én zone af printet og alle analoge i en anden zone.
  • Sørg for, at de digitale returstrømme holder sig i den digitale zone og ikke strømmer igennem den følsomme analoge zone.
  • Hvis et signal skal krydse mellem de to domæner, skal det ske direkte over et snævert kobber-broforbindelsespunkt (stjerne-punkt), hvor de to zoner mødes.

Afskærmning: Integration af EMI-skærme (shields) direkte på printet

Hvis dit kredsløb indeholder komponenter, der støjer ekstremt meget (f.eks. en højfrekvent DC/DC-konverter), eller som er ultra-følsomme over for udefrakommende radiostøj (f.eks. en Bluetooth- eller Wi-Fi-radiomodtager), er fysisk afskærmning ofte nødvendig.

• Shielding Cans (Metalskærme): En metalskærm (ofte lavet af tin-plade eller nysølv) loddes direkte på printet for at danne et komplet Faraday-bur omkring de kritiske komponenter.
• Layout-forberedelse: I dit CAD-værktøj skal du designe en lukket ring (en ramme) af blotlagt kobber (uden loddemaske), som er tæt perforeret med stel-vias ned til de indre GND-planer. Metalskærmens vægge loddes direkte fast på denne kobberring enten manuelt eller via reflow-ovnen ved hjælp af overflademonterede clips. Dette blokerer effektivt for, at højfrekvente elektriske felter kan trænge ind eller undslippe modulet gennem luften.

8. Eksport, produktion & verifikation

Når det fysiske layout er færdigt, og alle DRC-fejl er rettet, skal dit design transformeres fra CAD-filer til standardiserede produktionsformater. En fejlfri dataoverførsel til printproducenten (Fab House) og montøren (EMS) sikrer, at dit printkort bliver fremstillet præcis som tiltænkt – uden dyre forsinkelser.

Produktionsfiler: Generering af fejlfrie Gerber X2, ODB++, og IPC-2581 filer

Produktionsenheder forstår ikke rå .kicad_pcb- eller .librepcb-filer. Derfor skal du eksportere dit layout til universelle fabrikationsformater:

• Gerber X2 (Branchens mest udbredte standard): En moderne udvidelse af det klassiske RS-274X format. Gerber X2 inkluderer kritiske metadata i filerne – såsom lag-attributter (f.eks. hvilken fil der er toplag, loddemaske eller stelflade). Det minimerer risikoen for, at fabrikken forbytter eller spejlvender lagene under opsætningen. Du skal generere separate filer for kobber, loddemaske (Solder Mask), silketryk (Silkscreen) og loddepasta (Solder Paste) for hvert lag.
• Boringsfiler (Excellon / Gerber Drill): Indeholder de præcise X/Y-koordinater og diametre på alle dine huller og vias. Husk altid at eksportere med samme enhed (f.eks. millimeter) og koordinat-reference (Absolute) som dine Gerber-filer for at undgå forskydninger.
• ODB++ og IPC-2581 (Intelligente dataformater): Hvor Gerber splitter alt op i rå billedfiler, samler ODB++ og IPC-2581 hele dit design (diagram, layout, stykliste og netliste) i én enkelt, struktureret databasefil. Dette eliminerer menneskelige fejl hos fabrikken fuldstændigt og understøttes fuldt ud af moderne CAD-miljøer.

BOM & Centroid: Eksport af stykliste og komponentkoordinater til pick-and-place

Til den maskinelle bestykning (montering af komponenter) har montøren brug for to specifikke tekstfiler, der typisk genereres som CSV- eller Excel-ark:

• BOM (Bill of Materials / Stykliste): En komplet liste over alle komponenter på printet. For hver komponent skal styklisten indeholde:
  • Reference designator: Identifikationen på printet (f.eks. R1, C10, U2).
  • Value/Description: Værdi og tolerance (f.eks. 10k Ohm 1% 0603).
  • Manufacturer & part number (MPN): Den præcise producentkode (f.eks. Texas Instruments NE5532DR) så montøren køber den korrekte komponent.
• Centroid Fil (Pick-and-Place / Component Placement File): Fortæller monteringsrobotten nøjagtigt, hvor komponenterne skal placeres. Filen indeholder:
  • Designator (f.eks. U1).
  • X og Y koordinater i forhold til printets nulpunkt (Origin).
  • Rotationsvinkel (\(0^\circ, 90^\circ, 180^\circ, 270^\circ\)) baseret på komponentens orientering i pick-and-place båndet.
  • Lag (Top eller Bottom).

Testpunkter: Integration af testpunkter til ICT (In-Circuit Test) og Flying Probe

For at verificere, at det færdige og bestykkede printkort fungerer, og at der ikke er opstået kolde lodninger eller kortslutninger under reflow-processen, skal der integreres dedikerede testpunkter (Test Points) i layoutet.

FLYING PROBE TEST (Nåle bevæger sig dynamisk):
    [Nål A]                 [Nål B]
       │                       │
       ▼                       ▼
 ┌──[TP 1]──┐             ┌──[TP 2]──┐
 ┌──────────┴────────────┴──────────┐
 │            PCB LAYOUT            │
 └──────────────────────────────────┘

• ICT (In-Circuit Test / "Søm-madras"): Anvendes ved masseproduktion. Printet presses ned mod en fast ramme med hundreder af fjederbelastede testnåle (Pogo Pins). Det kræver, at alle testpunkter er placeret på samme lag (typisk bundlaget), har en minimumdiameter på \(1.0\text{ mm}\), og følger et fast grid (f.eks. \(2.54\text{ mm}\) eller \(1.27\text{ mm}\) afstand).
• Flying Probe Test: Anvendes til prototyper og mindre serier. Her bevæger en række robotstyrede testnåle sig lynhurtigt rundt over printet og måler direkte på udvalgte punkter. Fordelen er, at du ikke behøver en dyr, speciallavet test-fikstur, og nålene kan ramme meget mindre testpunkter (helt ned til blottede vias eller komponent-pads).
• Layout-retningslinje: Placer testpunkter på alle kritiske net: Strømforsyninger (VCC, 3V3, 5V), stel (GND), programmeringslinjer (SWDIO, JTAG) og vigtige analoge/digitale knudepunkter. Sørg for at låse testpunkternes placering, så de ikke flytter sig under eventuelle sene kosmetiske ændringer i layoutet.